数字设计与端侧推理

文章目录：

• SystemVerilog Assertion 的时序表达与常用模板；
• 从约束、断言到覆盖率的形式验证工作流；
• CRC、汉明码与游程编码的定位和适用范围；
• 将卷积转换为 GEMM 时的 im2col 数据布局与整数编码注意事项。
• RISC-V 的整数 ABI、CSR 与 trap 处理；
• RISC-V Zve32x 嵌入式整数向量扩展；
• RISC-V F 单精度浮点扩展。